Informação sobre a disciplina
Professora: Michele Nogueira,
Ph.D. em Ciência da Computação (michele [AT] inf.ufpr.br, ramal no
DINF : 3412, sala 051) Dias das aulas: Terças e Quintas, de 13h30 às 15h00, sala PC-02
Horário para atendimento ao aluno: Todas as quintas de 15hs às 16h sob agendamento prévio (Local: Núcleo de Redes Móveis e Redes Avançadas - NR2/DINF)
**Atendimento realizado no horário indicado acima e sob agendamento prévio de pelo menos 1 dia. Para agendamento do atendimento, enviar email com a indicação [CI210-Atendimento] no campo assunto. Não me responsabilizo por não ler seu email se esse procedimento não for seguido.
Monitor: Leonardo Melniski (leomelniski@gmail.com) - a definir, sob agendamento prévio (Local: Núcleo de Redes - NR2 no DINF)
Esquema de avaliação:
Nota = 0,2*Ex + 0,25*P1 + 0,25*P2 + 0,3*PR
Ex = Listas de Exercícios
P1 = Prova Escrita 1
P2 = Prova Escrita 2
PR = Projeto com implementação e demonstração em dupla
Não há segunda chamada, exceto nos casos previstos na Resolução 37-97.
NOTA: Avaliação de acordo com a resolução 37/97 (RESOLUÇÃO Nº 37/97-CEPE)
Grupo virtual da disciplina
Página do
grupo: http://groups.google.com/group/ci210_2012
O
grupo virtual da disciplina é: ci210_2012@googlegroups.com
Atenção:
Para ser adicionado ao grupo você
precisa enviar um email para mim com o rótulo "[CI210-AdicaoGrupo]". Não me responsabilizo por não adicioná-lo ao grupo se esse procedimento não
for seguido.
Calendário do curso
-
30Oct Apresentação da disciplina
01Nov circuitos básicos, revisão circuitos combinacionais
06 circuitos combinacionais complexos (Lista de exercício 1 disponível na página 'Anúncios')
08 somador, circuitos seqüenciais básicos, flip-flops
13 multiplicador, unidade de lógica e aritmética
15 Feriado: Dia da Proclamação da República
20 Exercícios em sala
22 Aula sobre conceitos básicos de VHDL
27 Propagação de sinais e atrasos
29 Rev. máquinas de estados finitas
04Dez Exercícios máquina de estados
06 Prática em laboratório - máquina de estados
11 Contadores e seqüenciadores, microcontrolador
13 Registradores, banco de registradores
18 Prova 1 (P1)
20 Verificação da correção da P1 (foi reposta)
De 22 de Dezembro à 20 de Janeiro - Recesso acadêmico
22Jan mips: conjunto de instr, tipos de dados, controle de fluxo, iteração
24 mips: suporte a funções, registros de ativação, recursão
29 mips: desvios, temporização
31 mips: extensões ao conjunto de instruções
05Fev circuitos de memória, sistemas de memória
07 mips: circuitos de memória e periféricos, ROM, RAM, E/S
12 Feriado - Carnaval
14 mips: circuito de dados
19 mips: circuito de dados (cont) + circuito de controle
21 finalização do conteúdo, conceitos básicos de VHDL
26 Prova 2 (P2)
28 Verificação da prova 2
05Mar demonstração do trabalho (Local: LAB-04 do DINF)
07 demonstração do trabalho (Local: LAB-04 do DINF)
12 demonstração do trabalho (Local: LAB-04 do DINF)
14 demonstração do trabalho (Local: LAB-04 do DINF)
19 Exame Final
Frequência
Veja Seção 2, "da dispensa de frequência", da RESOLUÇÃO Nº 37/97-CEPE, artigos 80, 81, 82 e 83Conteúdo da disciplina (segundo plano de ensino do BCC)
Estruturas de microcomputadores: microprocessador, memória, entrada e saída. Arquitetura do microprocessador: registradores, indexadores, pilhas, endereçamento. Interfaces: paralelas, seriais, analógicas/digitais. Organização de memórias: RAM, EPROM, EAROM. Aplicações.Informações gerais
Honestidade acadêmica e comportamento ético são necessários nesta disciplina, assim como é em todas as outras disciplinas do Departamento de Informática da Universidade Federal do Paraná. Veja regimento do BCC. O estudante é incentivado a conversar com o professor sobre qualquer dúvida/problema antes de estendê-lo a outras esferas.
Veja também Orientações da CAPES de combate ao plágio